计算机如何表示负数?

• 数学上是在一个负号-后添加这个负数的绝对值(如-5)
• 计算机只能处理二进制:
  • 通过1位来编码整数的符号位, 剩下位用于编码整数的绝对值
  • 这种表示称为有符号二进制整数(signed binary integer), 简称有符号数

简单观察后得发现:

1. 当两数皆为正数时, RCA所得结果与数学意义一致
2. 当两数为负时, RCA所得结果与数学意义不符, 区别在于符号位
3. 当仅有一数为负时, RCA所得结果与数学意义不符, 不仅符号位有可能错误, 绝对值也错误

要实现原码加法器, 需要先实现减法器, 并根据两数符号和绝对值的情况, 选择出正确的处理结果

简单观察后得发现:

1. 当两数皆为正数时, RCA所得结果与数学意义一致
2. 当有一数为负时, RCA所得结果与数学意义不符, 虽然符号位正确, 但绝对值部分不正确

让-0作为RCA的输入进行计算, 又会得到不正确的结果:

 0b00000111 (7)     0b11111000 (-7)
+0b11111111 (-0)   +0b11111111 (-0)
-----------        -----------
 0b00000110 (6)     0b11110111 (-8)

反码加法器的一种实现方式:

1. 将反码转换为真值等价的原码
2. 使用原码加法器计算结果
3. 将结果转换为真值等价的反码

• 对于\(n\)位的补码, 最大数是0b011...11, 对应的真值是\(2^{n-1}-1\)
• 最小数是0b100...00, 对应的真值是\(-2^{n-1}\)
  • 在补码中, 最小数很特殊, 不能通过对某个正数进行取反加1来得到
  • 以8位补码为例, 最大数0b01111111=127
    • 对其进行取反加1, 得到的是0b10000001=-127
  • 而最小数0b10000000=-128, 对其进行取反加1, 得到的是0b01111111+1=0b10000000=-128, 与其自身相同

考虑绝对值的部分, 根据补码的定义, 有 \[\mathrm{0b}q_{n-2}q_{n-3}\dots q_1q_0=\mathrm{0b}\overline{p_{n-2}}\overline{p_{n-3}}\dots\overline{p_1}\overline{p_0}+1\] 其中\(\overline{p_i}\)表示\(p_i\)的按位取反

将两侧的二进制表示加权展开, 有 \[\sum_{i=0}^{n-2}2^iq_i=\sum_{i=0}^{n-2}2^i\overline{p_i}+1\]

考虑\(q\)的真值, 有 \[\begin{array}{ll} q&\displaystyle=-p=-(\mathrm{0b}0p_{n-2}p_{n-3}\dots p_1p_0)=-\sum_{i=0}^{n-2}2^ip_i \\ &\displaystyle=-\sum_{i=0}^{n-2}2^i(1-\overline{p_i})=-\sum_{i=0}^{n-2}2^i+\sum_{i=0}^{n-2}2^i\overline{p_i} \\ &\displaystyle=-(2^{n-1}-1)+\sum_{i=0}^{n-2}2^i\overline{p_i}=-2^{n-1}+(\sum_{i=0}^{n-2}2^i\overline{p_i}+1) \\ &\displaystyle=-2^{n-1}+\sum_{i=0}^{n-2}2^iq_i \\ \end{array}\]

例如, 用这种方式对0b11111001加权展开, 则有 \[-2^7+2^6+2^5+2^4+2^3+2^0=-7\] 与编码的真值一致

简单观察后得发现: 用RCA计算补码加法时, 即使输入包含负数, RCA所得结果仍然符合数学意义

进一步地: 可以用RCA来计算补码的减法!

• 在数学意义上, 有A-B=A+(-B)
• 上文说明了, 无论A和B为何值, RCA所得结果都符合数学意义
• 故: 用RCA计算A+(-B) = 数学意义上的A+(-B) = 数学意义上的A-B

正是由于可以用同一个加法器电路来计算补码的加法和减法, 现代计算机中普遍用补码来表示整数

RCA是在二进制层次上进行加法, 通过时钟模型来计算\(A+B\)时, 有以下步骤:

1. 首先将指针拨到\(A\)的位置
2. 找到\(B\)对应的二进制编码\(B_{binary}\)
3. 将指针按顺时针方向拨动\(B_{binary}\)格

上图的括号()展示了补码的例子:

• 只要不跨越7和-8之间的边界, 用RCA计算的结果总是符合数学意义
• 计算2+(-1), 让指针指向2后, 往顺时针拨动15格, 即逆时针拨动1格, 结果是1

补码通过编码上的+1操作, 将负数真值往顺时针转动1格

• 不仅使得真值在0b0000和0b1111之间连续递增
• 还使得\(B\)为负数时, 拨动的格数与\(2^n-|B|\)相同

这个边界是必然存在的:

• 对于给定的二进制位数, 其表示范围总是有限的
• 必定存在超过表示范围的数值, 使得真值的分布无法一直连续

这种计算结果超过编码表示范围的情况, 称为溢出(overflow)

• 为了检查加法计算的结果是否符合数学意义, 电路需要检测是否发生溢出

在真值表中考虑符号位的加法情况, 即可检查是否发生溢出!

我们需要新的电路特性:

• 可以读出电路的旧状态
• 可以更新电路的状态

• 组合逻辑电路没有新旧状态的概念
• 需要通过时序逻辑电路实现 - 可以存储状态的电路

\(Q\)和\(\bar{Q}\)都在0和1之间反复震荡, 无法表示稳定的信息

• 称为亚稳态(metastable state), 可能会破坏电路中其他信息, 需要避免

不过, 即使上述电路处于稳定状态, 也使无法更新\(Q\)和\(\overline{Q}\) (没有输入)

不允许S=R=1

• 一方面, 或非门的特性使输出均为0, 无法表示有效的信息
• 此外, 从S=R=1变为S=R=0时, 相当于进入亚稳态的交叉配对反相器
  • 真实电路可能会受随机扰动而进入某个稳定状态, 但无法提前预知
  • 此时电路的行为是未定义的, 每次工作可能会产生不同的结果

#T(SR latch) = 2#T(nor) = 2 * 6 = 12

#T(D latch) = #T(SR latch) + 2#T(and) + #T(not) = 12 + 2 * 8 + 2 = 30

面积更小

#T(D latch) = 4#T(nand) = 4 * 6 = 24

#T(D latch) = 3#T(not) + 2#T(tg) = 3 * 2 + 2 * 2 = 10

需要正确实现一种同步关系

• 事件A在事件B之后发生(happened after)

需要额外的机制来实现同步关系

• 从低电平翻转为高电平, 称为正边沿(positive edge)或上升沿
• 从高电平翻转为低电平, 称为负边沿(negative edge)或下降沿

时钟信号的不同周期存在天然的先后顺序

• T+1周期一定在T周期后出现
• 把需要同步的事件划分到不同的周期中, 就可以由时钟信号来控制这些事件的先后顺序
• 同步电路的设计 = 把事件划分到不同周期

在同步电路中, 所有模块都在时钟信号的控制下工作

• 容易实现同步关系, 因此设计简单
• 由于存在时钟信号, 电路分析方法也容易(如分析工作频率等)
• 但时钟信号时周期性翻转的, 引入较高的功耗

和同步电路相比, 异步电路:

• 无时钟开销, 功耗低
• 但设计和分析较困难

同步电路被业界广泛采用

在数字电路中, 事件的结果必须以状态的形式存储下来

• 组合逻辑电路无法存储状态

因此, 同步电路对存储元件的性质有如下要求:

1. 数据在时钟边沿到来时写入存储元件
   • 为了给前面事件的完成设定期限
2. 数据写入后, 需要在后续时钟周期能稳定读出
   • 为了让后续事件能感知前面事件的结果

锁存器属于电平触发(level-triggered)的存储元件

• 只要输入发生变化, 锁存器就能立即感知, 并将该变化传播到输出端

我们需要一种边沿触发(edge-triggered)的存储元件

• 只有信号边沿到来时, 才将输入传播到输出端

D触发器有多种实现方式, 这里介绍主从式D触发器

• 由两个D锁存器构成, 左边为主锁存器, 右边为从锁存器

#T(DFF) = 2#T(D-latch) + #T(not) = 2 * 10 + 2 = 22

#T(DFFR) = #T(DFF) + #T(and) = 18 + 8 = 26

可用与非门替代与门, 并将主锁存器的\(\mathrm{\overline{Q}}\)端与从锁存器的D端相连:

#T(DFFR) = #T(DFF) + #T(nand) = 18 + 6 = 24

即使resetn为0, 也需要等待clk上升沿到来时, 才会清零

• 如果resetn信号在clk上升沿到来前就撤销, 将不会发生清零

这种方式称为同步复位: 复位信号需要与时钟保持同步, 复位功能才生效

• 相应地, 有异步复位方式

resetn有效时, 两个锁存器中存储的值直接变为0(和时钟无关)

若采用传输门搭建的D锁存器, 可添加若干晶体管对部分信号进行上拉/下拉, 强制设置相应的值

#T(DFFR) ~ #T(DFF) + 6 = 24

异步置位信号setn有效时, 主锁存器和从锁存器中存储的值直接变为1

#T(DFFS) = 5#T(nand) + 3#T(nand3) + #T(not) = 5 * 6 + 3 * 14 + 2 = 74

两种复位/置位方式对电路的时序有不同影响, 暂不深入讨论

#T(DFFE) = #T(DFF) + #T(2-1 mux) = 18 + 6 = 24

可采用带复位端或置位端的D触发器, 实现寄存器的初始化

• 如9=0b1001, 可依次采用DFFS, DFFR, DFFR, DFFS来构成4位寄存器, 使其在电路复位后存储9

一个32位无初值的寄存器所需的面积约为:

#T(reg32) = 32#T(DFFE) = 32 * 24 = 768