数字电路由晶体管构成

0和1是两个抽象的概念

• 在数字电路中, 0和1的表示和晶体管有关

金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)

• 分nMOS(下图, 为侧视图)和pMOS两种

• 通过控制栅极的电压, 来控制源极和漏极是否连通

用高中知识理解晶体管的开关原理

• 以nMOS为例, 在硅衬底中添加三价元素(如硼)
• 硼元素容易吸引一个电子后与硅形成共价键, 造成电子的移动
• 给栅极加电压时, 在绝缘体下方形成电场, 吸引电子聚集在绝缘体下方
• 聚集的电子足够多, 形成沟道, 连通源极和漏极

• pMOS的功能表现相反: \(V_S-V_G\)较大时导通, \(V_S-V_G\)较小时截止

CMOS = 用MOS管的开关特性实现0和1

CMOS = Complementary MOS = nMOS + pMOS

最简单的CMOS电路:

• A点加高电压时, n管导通, p管截止, 相当于Y点与地相连, 电压低
• A点加低电压时, n管截止, p管导通, 相当于Y点与电源相连, 电压高

门电路 = 对状态进行运算

光有0和1还不够, 还要进行运算

• 通过CMOS电路对0和1进行各种有意义的转换

另一个门电路

与门 = 与非门 + 非门

或非门和或门

传输门

• C为1时, P和N至少有一者导通, 此时A和B连通
• C为0时, P和N均截止, 此时A和B断开

异或操作

异或门

全定制电路: 通过晶体管设计电路

• 全定制电路
  • 所需要的晶体管数量更少, 因此电路面积也更小, 频率更高, 功耗更低
    • 异或门的例子
  • 设计难度大, 开发周期也很长
    • 现代处理器芯片全部使用全定制电路来开发, 是不现实的

简单的面积评估

仅从功能的角度考虑, 门电路的面积可以通过晶体管的数量来近似表示

#T(not) = 2
#T(nand) = #T(nor) = 4
#T(and) = #T(or) = 6
#T(tg) = 2, tg表示transmission gate, 即传输门

#T(xor) = 2#T(not) + 2#T(and) + #T(or)
        = 2 * 2 + 2 * 6 + 6 = 22

CMOS电路的对等设计原则

考虑对等设计原则的门电路面积评估

要满足对等设计原则, 就要在不同拓扑位置采用不同尺寸的晶体管, 来实现电气特性的对称性

考虑对等设计原则的门电路面积评估(2)

• 当晶体管都采用最小晶体管时, 电压降不满足对等设计原则

#T(nand) = #T(P1) + #T(P2) + #T(N1) + #T(N2) = 1 + 1 + 2 + 2 = 6
同理可得: #T(and) = 8, #T(nor) = 6, #T(or) = 8, #T(tg) = 2

多输入的门电路

#T(nand3) = #T(and) + #T(nand) = 8 + 6 = 14
#T(nandN) = (N-2)#T(and) + #T(nand) = 8N - 10
#T(andN) = (N-1)#T(and) = 8(N - 1)
// 呈线性关系

#T(nand3) = 3#T(P1) + 3*#T(N1) = 3 * 1 + 3 * 3 = 12
#T(nandN) = N*1 + N*N = N(N + 1)
#T(andN) = #T(nandN) + #T(not) = N(N + 1) + 2
// 呈二次关系

进位计数法

物理世界并非只有0和1, 需要考虑如何用0和1来表示各种信息

• 这些表示方式称为编码(encoding)

先考虑如何表示自然数

二进制计数法

\[\sum_{i=0}^{n-1}a_ib^i=a_{n-1}b^{n-1}+a_{n-2}b^{n-2}+\dots+a_1b^1+a_0\]

令\(b=2\), 并让\(a_i\)只在0和1中取值, 得到二进制(binary)计数法:

\[\sum_{i=0}^{n-1}a_i2^i=a_{n-1}2^{n-1}+a_{n-2}2^{n-2}+\dots+a_12^1+a_0\]

将十进制转换为二进制

需要求出加权求和展开式中各个二进制位\(a_{n-1}a_{n-2}\dots a_1a_0\)

可以将加权求和展开式改写如下: \[\begin{array}{ll} & \displaystyle \sum_{i=0}^{n-1}a_i2^i \\ &=a_{n-1}2^{n-1}+a_{n-2}2^{n-2}+\dots+a_12^1+a_0 \\ &=(a_{n-1}2^{n-2}+a_{n-2}2^{n-3}+\dots+a_1)\times2+a_0 \\ &=((a_{n-1}2^{n-3}+a_{n-2}2^{n-4}+\dots+a_2)\times2+a_1)\times2+a_0 \\ &=\dots \\ &=(\dots((a_{n-1}\times2+a_{n-2})\times2+a_{n-3})\dots)\times2+a_0 \\ \end{array}\]

将十进制转换为二进制: 短除法

\[\sum_{i=0}^{n-1}a_i2^i = (\dots((a_{n-1}\times2+a_{n-2})\times2+a_{n-3})\dots)\times2+a_0\]

对于十进制数46:

2 | 46   -> 0          ^  低位
  +----                |
 2 | 23   -> 1         |
   +----               |
  2 | 11   -> 1        |
    +----              |
   2 | 5    -> 1       |
     +----             |
    2 | 2    -> 0      |
      +----            |
     2 | 1    -> 1     |  高位
       +----
         0 (商为0, 结束)

将所得余数从高位到低位组合, 得到0b101110, 即为46的二进制表示

\[2^5\times1+2^4\times0+2^3\times1+2^2\times1+2^1\times1+2^0\times0=46\]

十六进制计数法

二进制能被数字电路(门电路)直接处理, 但很难阅读和记忆

• 在二进制数和十进制数之间互相转换, 需要经过一定的数学计算过程
• 0b1011111011101111

十六进制和二进制之间的快速转换

数字电路无法直接处理十六进制数

但由于\(16=2^4\), 故能在1位十六进制数和4位二进制数之间快速转换

     1011 1110 1110 1111
      |    |    |    |
      b    e    e    f

译码器: n选1译码器

译码器 = 一种将\(k\)位输入转换成最多\(2^k\)种不同输出的电路

#T(2-4 dec) = 2#T(not) + 4#T(and) = 2 * 2 + 4 * 8 = 36
#T(5-32 dec) = 5#T(not) + 32#T(and5) = 5 * 2 + 32 * (5 - 1) * 8 = 1034
#T(10-1024 dec) = 10#T(not) + 1024#T(and10) = 10 * 2 + 1024 * (10 - 1) * 8 = 73748

译码器: 转码器

按照指定的规则将一种编码的输入转换成另一种编码的输出

• 和n选1译码器不同, 转码器不限制输出中1的数量

   a
  ---
f| g |b         input    output       |   | 
  ---                   abcdefgh       ---  
e|   |c          0100   01100110          | 
  ---    .h
   d

编码器

功能和n选1译码器相反, 用于将独热码转换成相应的二进制数值

• 若输入为\(2^n\)位独热码, 且第\(x\)位为1, 则输出真值为\(x\)的\(n\)位二进制数
• 若输入不为独热码, 则输出是未定义(undefined)的

#T(4-2 enc) = 4#T(not) + 4#T(and4) + 2#(or) = 4 * 2 + 4 * 24 + 2 * 8 = 120

理解未定义的输出

一些运算或模块需要满足一定的前提条件, 才能得到有意义的输出

• 数学上的除法运算, 需要满足除数不为0的前提条件
  • 除数为0时, 除法运算的结果是未定义的
• 输入为独热码是编码器正确工作的前提条件
  • 输入不为独热码时, 编码器的输出是未定义的

利用未定义情况简化编码器的设计

具体到数字电路层次, 编码器的输出信号要么为0, 要么为1

• 输出结果未定义时, 无论输出信号取什么值, 都不具备实际含义
• 编码器的设计者可以为未定义情况下的输出信号取任意值
  • 根据约定, 编码器的使用者不应该让后续电路使用未定义的输出信号

#T(4-2 enc) = 2#(or) = 2 * 8 = 16

优先编码器

可支持独热码以外的输入, 但只编码优先级最高的位

• 若输入不全为0, 则输出最高位的1的位置
• 若输入全为0, 则输出是未定义的

#T(4-2 prioenc) = 2#T(not) + #T(and3) + 2#(or) = 2 * 2 + 16 + 2 * 8 = 36

多路选择器

#T(2-1 mux) = #T(1-2 dec) + 2#T(and) + #(or) = #T(not) + 2 * 8 + 8 = 26
#T(2-1 mux32) = #T(1-2 dec) + 32(2#T(and) + #(or)) = 2 + 32 * (2 * 8 + 8) = 770

用传输门实现多路选择器

\(S\)只会导通其中一个传输门, 另一个截止, 从而实现数据选择的功能

#T(2-1 mux) = #T(not) + 2#T(tg) = 2 + 2 * 2 = 6
#T(2-1 mux32) = #T(not) + 32 * 2#T(tg) = 2 + 32 * 2 * 2 = 130

比较器

检查两个输入的每一位是否完全一致

例: 4位比较器

#T(cmp4) = 4#T(xnor) + #T(and4) = 4 * 6 + (4 - 1) * 8 = 48
#T(cmp32) = 32#T(xnor) + #T(and32) = 32 * 6 + (32 - 1) * 8 = 440

1位加法器

S = A ^ B
C = A & B

#T(HA) = #T(xor) + #T(and) = 6 + 8 = 14

S = A ^ B ^ Cin
Cout = (A & B) | (Cin & (A ^ B))

#T(FA) = 2#T(HA) + #T(or) = 2 * 14 + 8 = 36

多位加法器

将低位FA的进位输出作为高位FA的进位输入

行波进位加法器(Ripple-Carry Adder, RCA)

#T(RCA4) = #(HA) + 3#T(FA) = 14 + 3 * 36 = 122
#T(RCA32) = #(HA) + 31#T(FA) = 14 + 31 * 36 = 1130

MOS -> CMOS -> 门电路 -> 组合逻辑电路

• 用nMOS和pMOS实现开关

• 用MOS管的开关特性实现CMOS中的0和1

• 通过晶体管搭建门电路进行0和1的简单运算
  • not, nand, and, nor, or, tg, xor, xnor

• 用多位0和1表示自然数
  • 二进制计数法, 十六进制计数法

• 通过门电路搭建组合逻辑电路处理信息
  • 译码器, 编码器, 多路选择器, 比较器, 加法器